華為硬體面試重點

2021-05-04 09:41:42 字數 4861 閱讀 7202

16、那種排序方法最快? (華為面試題)

20、用c語言寫乙個遞迴演算法求n!;(華為面試題)

21、給乙個c的函式,關於字串和陣列,找出錯誤;(華為面試題)

22、防火牆是怎麼實現的? (華為面試題)

23、你對哪方面程式設計熟悉?(華為面試題)

共同的注意點

1.一般情況下,面試官主要根據你的簡歷提問,所以一定要對自己負責,把簡歷上的東西搞明白;

2.個別招聘針對性特別強,就招目前他們確的方向的人,這種情況下,就要投其所好,盡量介紹其所關心的東西。

3.其實技術面試並不難,但是由於很多東西都忘掉了,才覺得有些難。所以最好在面試前把該看的書看看。

4.雖然說技術面試是實力的較量與體現,但是不可否認,由於不用面試官/公司所專領域及愛好不同,也有面試也有很大的偶然性,需要冷靜對待。不能因為被拒,就否認自己或責罵公司。

5.面試時要take it easy,對越是自己鍾情的公司越要這樣。

ic設計基礎(流程、工藝、版圖、器件)

1、我們公司的產品是積體電路,請描述一下你對積體電路的認識,列舉一些與積體電路相關的內容(如講清楚模擬、數字、雙極型、cmos、mcu、risc、cisc、dsp、asic、fpga 等的概念)。(仕蘭微面試題目)

2、fpga和asic的概念,他們的區別。(未知) 答案:fpga是可程式設計asic。

asic:專用積體電路,它是面向專門用途的電路,專門為乙個使用者設計和製造的。根據乙個使用者的特定要求,能以低研製成本,短、交貨週期供貨的全定製,半定製積體電路。

與門陣列等其它asic(application specific ic)相比,它們又具有設計開發周期短、設計製造成本低、開發工具先進、標準產品無需測試、質量穩定以及可實時**檢驗等優點

22、什麼是nmos、pmos、cmos?什麼是增強型、耗盡型?什麼是pnp、npn?他們有什麼差別?(仕蘭微面試題目)

23、矽柵coms工藝中n阱中做的是p管還是n管,n阱的阱電位的連線有什麼要求?(仕蘭微面試題目)

30、寄生效應在ic設計中怎樣加以克服和利用。(未知)

微控制器、mcu、計算機原理

目)4、pci匯流排的含義是什麼?pci匯流排的主要特點是什麼? (仕蘭微面試題目)

5、中斷的概念?簡述中斷的過程。(仕蘭微面試題目)

6、如微控制器中斷幾個/型別,編中斷程式注意什麼問題;(未知)

9、what is pc chipset? (揚智電子筆試)

晶元組(chipset)是主機板的核心組成部分,按照在主機板上的排列位置的不同,通常分為北橋晶元和南橋晶元。北橋晶元提供對cpu的型別和主頻、記憶體的型別和最大容量、 isa/pci/agp插槽、ecc糾錯等支援。南橋晶元則提供對kbc(鍵盤控制器)、rtc(實時時鐘控制器)、usb(通用序列匯流排)、ultra dma/33(66)eide資料傳輸方式和acpi(高階能源管理)等的支援。

其中北橋晶元起著主導性的作用,也稱為主橋(host bridge)。

除了最通用的南北橋結構外,目前晶元組正向更高階的加速集線架構發展,intel的 8xx系列晶元組就是這類晶元組的代表,它將一些子系統如ide介面、音效、modem和usb直接接入主晶元,能夠提供比pci匯流排寬一倍的頻寬,達到了266mb/s。

10、如果簡歷上還說做過cpu之類,就會問到諸如cpu如何工作,流水線之類的問題。 (未知)

14、同步非同步傳輸的差異(未知)

15、序列通訊與同步通訊異同,特點,比較。(華為面試題)

16、rs232c高電平脈衝對應的ttl邏輯是?(負邏輯?) (華為面試題)

訊號與系統

2、什麼耐奎斯特定律,怎麼由模擬訊號轉為數碼訊號。(華為面試題)

4、訊號與系統:在時域與頻域關係。(華為面試題)

模擬電路

3、最基本的如三極體曲線特性。(未知)

4、描述反饋電路的概念,列舉他們的應用。(仕蘭微電子)

5、負反饋種類(電壓併聯反饋,電流串聯反饋,電壓串聯反饋和電流併聯反饋);負反饋的優點(降低放大器的增益靈敏度,改變輸入電阻和輸出電阻,改善放大器的線性和非線性失真,有效地擴充套件放大器的通頻帶,自動調節作用)(未知)

7、頻率響應,如:怎麼才算是穩定的,如何改變頻響曲線的幾個方法。(未知)

8、給出乙個查分運放,如何相位補償,並畫補償後的波特圖。(凹凸)

9、基本放大電路種類(電壓放大器,電流放大器,互導放大器和互阻放大器),優缺點,特別是廣泛採用差分結構的原因。(未知)

10、給出一差分電路,告訴其輸出電壓y+和y-,求共模分量和差模分量。(未知)

15、電阻r和電容c串聯,輸入電壓為r和c之間的電壓,輸出電壓分別為c上電壓和r上電壓,要求制這兩種電路輸入電壓的頻譜,判斷這兩種電路何為高通濾波器,何為低通濾波器。當rc<< period - setup – hold

16、時鐘週期為t,觸發器d1的建立時間最大為t1max,最小為t1min。組合邏輯電路最大延遲為t2max,最小為t2min。問,觸發器d2的建立時間t3和保持時間應滿足什麼條件。

(華為)

20、給出乙個門級的圖,又給了各個門的傳輸延時,問關鍵路徑是什麼,還問給出輸入, 使得輸出依賴於關鍵路徑。(未知)

21、邏輯方面數位電路的卡諾圖化簡,時序(同步非同步差異),觸發器有幾種(區別,優點),全加器等等。(未知)

39、用與非門等設計全加法器。(華為)

40、給出兩個閘電路讓你分析異同。(華為)

45、用邏輯們畫出d觸發器。(威盛via 2003.11.06 上海筆試試題)

46、畫出dff的結構圖,用verilog實現之。(威盛)

47、畫出一種cmos的d鎖存器的電路圖和版圖。(未知)

48、d觸發器和d鎖存器的區別。(新太硬體面試)

49、簡述latch和filp-flop的異同。(未知)

50、latch和dff的概念和區別。(未知)

51、latch與register的區別,為什麼現在多用register.行為級描述中latch如何產生的。 (南山之橋)

52、用d觸發器做個二分顰的電路.又問什麼是狀態圖。(華為)

57、用d觸發器做個4進製的計數。(華為)

60、數位電路設計當然必問verilog/vhdl,如設計計數器。(未知)

61、blocking nonblocking 賦值的區別。(南山之橋)

81、名詞:sram,ssram,sdram 名詞irq,bios,usb,vhdl,sdr irq: interrupt request bios:

basic input output system usb: universal serial bus vhdl: vhic hardware description language sdr:

single data rate   壓控振盪器的英文縮寫(vco)。   動態隨機儲存器的英文縮寫(dram)。 名詞解釋,無聊的外文縮寫罷了,比如pci、ecc、ddr、interrupt、pipeline、 irq,bios,usb,vhdl,vlsi vco(壓控振盪器) ram (動態隨機儲存器),fir iir dft(離散傅利葉變換)或者是中文的,比如:

a.量化誤差 b.直方圖 c.

白平衡硬體測試工程師(上海)

工作職責:

編寫硬體測試方案,制定測試策略;

編寫測試用例、執行測試,並對測試結果進行分析,編寫測試報告;

開發相關硬體測試工具,對現有硬體測試規範、流程、方法、技術進行改進;

參與產品硬體開發的檢視和評審工作。

職位要求:

全日制大學,電子類專業;

有至少本科3年或碩士2年開發或測試相關經驗;

有英語4級或6級證書;

熟悉硬體開發和測試所需的基本理論知識;

熟練使用各種常用硬體測試儀器;

有很強的分析問題和解決問題能力;

射頻測試工程師(上海)

工作職責:

編寫射頻測試方案,制定測試策略;

編寫測試用例、執行測試,並對測試結果進行分析,編寫測試報告;

開發新的測試方法,對現有射頻測試規範、流程、方法、技術進行改進;

參與產品射頻開發的檢視和評審工作。

職位要求:

全日制大學,電子類相關專業,電子、通訊相關專業

有至少本科3年或碩士2年開發或測試相關經驗;

有英語4級或6級證書;

熟練掌握下列無線通訊系統協議之一:wcdma、gsm、hspa+、lte;

有實際rf設計、測試、射頻儀表使用和相關程式設計經歷。

有很強的分析問題和解決問題能力;

q1:請你分別划划osi的七層網路結構圖,和tcp/ip的五層結構圖?

答:七層結構從上到下依次是:

7 應用層 ;6 表示層 ;5 會話層 ;4 傳輸層 ;3 網路層 ;2 資料鏈路層 ;1 物理層

五層結構是

5 應用層;4 運輸層;3 網路層; 2 鏈路層;1 物理層。

q2:請你詳細的解釋一下ip協議的定義,在哪個層上面,主要有什麼作用? tcp與udp呢?

答:udp,tcp在傳輸層,ip在網路層,

tcp/ip是英文transmission control protocol/internet protocol的縮寫,意思是"傳輸控制協議/網際協議"。tcp/ip協議組之所以流行,部分原因是因為它可以用在各種各樣的通道和底層協議(例如t1和x.25、乙太網以及rs-232序列介面)之上。

確切地說,tcp/ip協議是一組包括tcp協議和ip協議,udp(user datagram protocol)協議、icmp(internet control message protocol)協議和其他一些協議的協議組。tcp/ip協議並不完全符合osi的七層參考模型。傳統的開放式系統互連參考模型,是一種通訊協議的7層抽象的參考模型,其中每一層執行某一特定任務。

該模型的目的是使各種硬體在相同的層次上相互通訊。這7層是:物理層、資料鏈路層、網路層、傳輸層、話路層、表示層和應用層。

應用程式間溝通的層,如簡單電子郵件傳輸(smtp)、檔案傳輸協議(ftp)、網路遠端訪問協議(telnet)等。

華為硬體問題

華為公司常用的面試題及解析 1 請你分別畫出osi的七層網路結構圖和tcp ip的五層結構圖。osi 七層網路模型 tcp四層模型 一般都是四層,五層是不是加上物理層?物理層2 請你詳細地解釋一下ip協議的定義,在哪個層上面?主要有什麼作用?tcp與udp呢?ip協議 internet protoc...

華為硬體工程師面試題

1.用與非門等設計全加法器 2.給出兩個閘電路讓你分析異同 轉貼請註明 名詞 sram,ssram,sdram sram是靜態隨機儲存器,dram是動態隨機儲存器!sdram是同步動態隨機儲存器,ssram就是同步靜態隨機儲存器!4.訊號與系統 在時域與頻域關係 5.訊號與系統 和4題差不多 6.晶...

華為軟體面試

網易新聞微博郵箱相簿有道攝影愛拍閃電郵手機郵印像派夢幻人生 更多部落格 手機部落格部落格搬家 livewriter寫博 word寫博郵件寫博簡訊寫博 群部落格部落格油菜地部落格話題部落格熱點部落格圈子找朋友 發現小組風格 群部落格召集令 建立部落格登入 關注重要提醒 系統檢測到您的帳號可能存在被盜風...